４～８ＧＨｚ宽带频率合成器的设计

摘 要：研究了一种采用ADI公司的ADF4153小数N分频PLL频率合成器芯片来实现宽频带、小步进的频率合成器的方法。ADF4153可以实现无线通信系统接收机和发射机中本地振荡器,他包括低噪声的数字鉴频鉴相器、电荷泵和可编程分频器。该频率合成器频率范围4～8 GHz，步进1 MHz，且在8 GHz输出时，相位噪声低于-85 dBc/Hz@1 kHz。



关键词：ADF4153；频率合成器；小数分频；PLL

中图分类号：TN41,TP33 文献标识码：B

文章编号：1004373X(2008)0106602

Design of 4～8 GHz Wideband Frequency Synthesizer



WANG Lijun,LIU Guanghu

(School of Electronic Engineering,University of Electronic Science & Technology of China,Chengdu,610054,China)



Abstract：A method of implementation of frequency synthesizer with wideband and small step is introduced,of which ADF4153 chip of ADI Company,fractional-N frequency synthesizer is adopted.The ADF4153 can implements local oscillators in wireless receivers and transmitters.It consists of a low noise Phase Frequency Detector(PFD),a charge pump and programmable dividers.The frequency scope of the frequency synthesizer is from 4 to 8 GHz and the step is 1 MHz,and when 8 GHz is put out,phase noise is less than-85dBc/Hz.



Keywords：ADF4153；frequency synthesizer；fractional-N;PLL



频率合成器是以一个高精确度和高稳定的石英晶体振荡器为基准参考频率，通过加、减、乘、除四则运算，获得与石英晶体振荡器同样精确度和稳定度的频率源。目前，频率合成器已成为通信设备、电子对抗、雷达、精密测量仪器的重要部件^[1]。锁相环频率合成器是现今应用最为广泛的一种频率合成器，他具有输出频率范围大，杂散抑制特性好的特点。

1 锁相环频率合成器的基本原理

锁相环是一个相位的负反馈控制系统，锁相环频率合成器主要包括：鉴相器(PD)、环路滤波器(LF)、电压控制振荡器(VCO)和可编程N分频器。系统框图如图1所示。

fr为来自晶体振荡器的输入参考频率；fo为VCO的输出频率；fd为VCO的输出频率经N分频后所得的频率：



当环路锁定时，鉴相器的两个输入频率相等:

N为不同值时，输出频率fo也随之变化，当N为整数时，输出频率fo以fr为增量变化，也即频率分辨力fr，当N为小数时，输出频率以低于fr的频率为增量变化，也即频率分辨力小于fr。所以采用小数分频合成器可以在不降低输入参考频率的情况下提高频率分辨力。

2 方案设计与分析

频率合成器的技术指标有：

输出频率:4～8 GHz;

频率间隔:1 MHz;

输出杂散:-60 dBc;

输出功率:13 dBm;

输出相噪:-85 dBc/Hz@1 kHz。

如果采用整数分频合成器的方案，则参考鉴相频率为1 MHz,当输出频率为8 GHz时，分频比N=8 000，相噪恶化20 log N=78 dB，根据带内相位噪声计算公式：

可以计算得出锁相环芯片的归一化基底噪声至少要-223 dBc/Hz,才能满足-85 dBc/Hz@1 kHz的相位噪声指标。所以考虑使用小数分频合成器，因为他可以在不降低输入参考频率的情况下提高频率分辨力，也即与整数分频合成器相比，可以在不改变频率分辨力的情况下，提高鉴相频率，这样可以改善相位噪声。

本方案选用ADI公司的ADF4153芯片，该芯片的最大鉴相频率为32 MHz，最大输出频率为4 GHz。因为要求的输出最大频率为8 GHz，所以可以在VCO和N可编程分频器前加一个2分频器，则输入N可编程分频器的频率范围为2～4 GHz，满足ADF4153最大输出频率为4 GHz的要求。VCO采用Hittite公司的HMC586LC4B。由于4 GHz的二次谐波在4～8 GHz的范围内，所以在输出部分要分段滤波，可以将4～8 GHz分为4～6 GHz和6～8 GHz这两个频段。

系统方案原理框图如图2所示。

对于ADF4153:

RFout=fPDF×N,N=INT+(FRAC/MOD)

其中：RFout为射频输出频率;

fPDF为鉴相频率;

N为分频比。

当输出频率大于2 GHz时，INT的最小值为91。要满足INT的最小值为91的要求，则鉴相器的最大频率为2 000/9122 MHz，所以鉴相频率选为20 MHz。MOD=fPDF/fREF,fREF为频率间隔，因为在VCO和N可编程分频器之间加了个2分频器，所以ADF4153的跳频间隔为1/2=05 MHz，MOD=20/05=40^[2]。

环路滤波器的性能决定了锁相环的主要性能，他是锁相环设计的重要部分。本系统的输出频率较大，VCO的控制电压最大时要求14 V，所以简单的无源滤波器不能满足要求，本系统采用带放大功能的无源三阶滤波器,电路图如图3所示。



通过以上算法，可以求出环路滤波器的元件参数值^[3,4]。

用ADI公司的ADIsimPLL软件进行仿真优化。对于小数分频器，如何减少小数杂波是一个重要难题^[5]。由于对跳频时间没有要求，可以将环路带宽设计得小些，以减小杂散电平。参数设置如下：环路带宽fc=200 kHz，相位裕量φC=45°，电荷泵增益Kφ=5 mA,VCO灵敏度Kvco=286 MHz/V,鉴相频率fpd=20 MHz，输出频率fo=6 GHz(取输出频率的中心频率

输出频率为8 GHz时，相位噪声为-8795 dBc/Hz@1 kHz，仿真结果如图4所示。

3 测试结果

本频率合成器用惠普公司的频谱分析仪HP8564E测得输出频率为4～8 GHz，频率步进1 MHz,杂散优于-60 dBc，输出功率大于13 dBm，相位噪声优于-85 dBc/Hz@1 kHz，且在低频点处，相位噪声能达到-96 dBc/Hz@1 kHz。

4 结 语

本文首先阐述了锁相环频率合成器的基本理论，然后对小数分频芯片ADF4153的参数设置进行了详细分析。利用

ADI公司的ADF4153芯片能实现高频率输出、宽频带、小步进的频率合成器，能简化系统的结构、降低成本。

参 考 文 献

［1］ 张厥盛，郑继禹，万心平.锁相技术[M].西安：西安电子科技大学出版社，1994.

［2］Analog Devices Inc.Fractional-N Frequency Synthesizer ADF4153.Data Sheet[Z].2004.

［3］刘光祜.锁相跳频源的极值相位裕量设计法[J].电子科技大学学报，2001，30(6):551-554.

［4］赵彦芬.频率合成器环路滤波器的设计[J].无线电工程，2006,36(4):39-41.

［5］王福昌，鲁昆生.锁相技术[M].武汉：华中理工大学出版社，1996.

注：“本文中所涉及到的图表、注解、公式等内容请以PDF格式阅读原文。”

推荐访问:合成器 频率 设计 GHz