雷达信号参数测量实时处理软件设计

摘 要： 介绍了用Verilog硬件描述语言编程在FPGA中完成雷达模拟辐射源多个波段信号参数的实时检测和处理，包括实现数字下变频（DDC）和信号参数实时测量，数据实时传输等。利用数字接收机的方法对宽带高中频信号进行数字下变频，得到数字正交的基带复信号，用CORDIC算法迭代求相位，再利用直接相位差法求信号频率参数，用计数器法求脉宽和脉冲到达时间（TOA）参数，最后对测得的结果参数打包形成脉冲描述字（PDW）并实时上报。该软件已在某雷达产品中得到验证。

关键词： 参数测量； 数字下变频； CORDIC算法； 数字滤波器

中图分类号： TN957.51⁃34 文献标识码： A 文章编号： 1004⁃373X（2013）07⁃0029⁃04

0 引 言

某雷达信号模拟辐射源由多个波段设备组成，该系统要求实时监测模拟辐射源主动发射的参数已知的雷达模拟信号，提供载频，脉宽和脉冲到达时间（TOA）等测量参数。

适用本软件的硬件载体模块是设备中的参数测量模块，该模块主要实现对射频下变频到宽带中频的信号直接采样，采样后的信号直接进入FPGA芯片使用本软件处理。为减少设计的复杂性和系统设备量，系统要求各波段射频下变频到统一高中频，该中频大于300 MHz，信号带宽大于100 MHz，而采用的参数测量模块的采样时钟最高不超过200 MHz，由于信号中频频率远大于采样频率，因此本模块模拟信号采样形式是欠采样。如何有效地对欠采样的大带宽，高中频信号进行实时处理及传输，由本软件创新实现。本软件设计思想和方法可适用于通信，雷达及电子对抗领域。

1 设计思路

参数测量中的主要参数⁃频率参数的测量是难点。本软件提出了基于数字下变频（DDC）的数字正交化，用CORDIC算法实现的相位测量，再用直接相位差法数字瞬时测频的方法，最后在FPGA中完成工程实现，该方法适用于单频脉冲信号的高精度，快速实时频率测量，在窄脉冲的情况下也可以获得比较好的测量精度，同时该方法也适用于线性调频信号的调频参数测量（本项目主要测量脉冲单频信号）及其他参数测量。

本软件中处理的采样数字中频信号为：多种频率类型，多种调制样式，多种重频类型，常规脉冲脉宽跨度大：从几百纳秒到几百微秒；重频变化多：几十赫兹到几十千赫兹，在工作频带内伪随机捷变频。射频下变频到模拟中频的带宽大于100 MHz，而选用硬件模块采样时钟最高为200 MHz。因此主要的宽带处理要在数字化后的FPGA中用软件实现。一般取信号带宽为不超过采样时钟的40%，因此在这里信号采样后有部分混叠。针对既成的硬件条件，本模块采取变时钟采样，子带处理的设计思想：根据波段码和频段码将大于100 MHz的中频信号带宽分成4个子频带，每个子频带带宽为40 MHz。该子带的划分的前提是信号不混叠，依据是带通信号的采样定理，然后由软件分别对落入4个子带的不同脉宽的单频信号进行实时信号处理。

数字下变频（DDC）后的数字测频采用直接相位差法[1]，直接相位差法测频的基础是I/Q基带信号的数字鉴相，传统数字鉴相的方法中的NCO是ROM查找表法，该方法缺点是当精度要求较高时ROM表非常大，本设计中采用CORDIC算法来实现数字鉴相。直接相位差法频率测量的基本思路是首先获得输入信号的I/Q复信号，通过CORDIC算法流水迭代获得瞬时相位值，然后计算相邻样本点的相位差，根据相位差以及采样间隔就可以获得信号的频率值。

2 CORDIC算法原理

本软件中数字下变频（DDC）是采用CORDIC算法[2]实现的数字本振NCO级联数字滤波器的设计，该方法特别适合FPGA实现，优点是高速流水线实现，不需要占用FPGA片内ROM资源，是以时间换资源。求模模块的数字下变频（DDC）中NCO也采用CORDIC算法实现，另外瞬时测频中采用CORDIC算法来流水迭代求相位，因此本软件中CORDIC算法被多处运用。

CORDIC算法全称：基于坐标旋转数字式计算机，最早是J.Volder于1959年提出，该算法包括旋转模式和向量模式，可进行向量旋转求三角函数，反三角函数和求向量的模等运算，算法的基本思想是通过一系列固定的，与运算基数相关的角度的不断正负偏摆以逼近所需的旋转角度。以后，J.Walther提出了统一的改进型，CORDIC算法可工作在6种不同的模式，其中，CORDIC算法的基本原理如下所示：

[φ=-i=1ndi⋅αi， di∈-1，1]

[αi=tan-12-ixi+1=xi-di⋅2-1⋅yiyi+1=yi+di⋅2-1⋅xizi+1=zi-di⋅2-1⋅αidi=signzi] （1）

式中：[xi，yi]为输入矢量；[xi+1，yi+1]为输出矢量；[αi]是每次旋转角度；[di]是每次迭代旋转的方向；+1表示逆时针旋转，-1表示顺时针旋转。[di=signzi]是旋转模式的旋转方向，对于向量模式：[di=-signyi]，求正弦，余弦值是用旋转模式，初值[x0=x，y0=0]，当[n→∞]， [zn→0]，则得[xn=kx0cosz0]，[yn=kx0sinz0]。数字下变频中的NCO就是用CORDIC算法的旋转模式求正弦、余弦。求相位是用向量模式：旋转的目标是使[y]趋近于0。CORDIC算法通过[n]次微旋转[αi]来获得[φ]的相位值，由[zi+1=zi-di⋅αi]，则当[n→∞]，[yn→0]，[zi→φ=arctanyixi]，从而完成输入向量[xi，yi]的相位提取。

由于CORDIC算法可采用流水线型蝶形旋转结构实现，特别适合FPGA技术的实现，同时每级流水线只包括加减法，移位寄存器和[tan-12-i]系数存储器，适用FPGA实现时占用的逻辑单元以及存储器资源比较少，如果输入的I/Q信号位数足够高，同时CORDIC算法流水线技术合适，可以获得高精度的相位输出。

本软件运行的FPGA芯片是EP2SGX90EF1152，该芯片包含90 960个逻辑单元，总RAM存储位4 520 448 b，嵌入式乘法器（18 b×18 b）192个。所有资源足以完成CORDIC算法和数字下变频（DDC）算法。

3 软件功能及构成

本软件主要完成雷达模拟辐射源多个波段信号参数实时处理，包括实现数字下变频（DDC）和信号参数实时测量，数据实时传输等。利用数字接收机的方法（或称数字鉴相法）对宽带高中频信号进行数字下变频，得到数字正交的基带复信号，再利用直接相位差法求信号频率参数。用计数器法求脉宽和脉冲到达时间（TOA）参数，利用秒脉冲接续计得脉冲的GPS时间参数。最后对测得的结果参数打包形成脉冲描述字（PDW）并实时上报。本软件是用Verilog硬件描述语言编程[3⁃4]在FPGA中实现硬件DSP功能。其中数字下变频（DDC）模块和频率测量模块以及CORDIC算法的实现没有采用ALTERA公司的IP核，为独立编程实现。

本软件包括以下几个主要功能子模块：数字下变频模块，频率测量模块，RS 422异步接口模块，数据求模模块，数据处理及实时传输模块等。

组成框图所示，该框图也是本软件顶层软件的信号流程框架。

4 设计实现

经采样的中频信号进入数字下变频（DDC）模块，数字下变频的原理[5⁃7]如下：

设输入模拟中频信号为：

[f（t）=A（t）cosω0t+φ（t）] （2）

采样后得到序列：

[f（n）=A（t）cosωcn+φ（n）]

式中[ωc=2πf0fs]。

本地数字振荡器（NCO）产生的正交信号为：[cosωcn] 和[sinωcn]，与中频信号在混频器相乘后得：

[yI（n）=A2cos2ωcn+φ（n）+cosφ（n）yQ（n）=A2sin2ωcn+φ（n）-sinφ（n）]

通过低通滤波器，滤除带外倍频分量后可以得到有用的正交I/Q复信号：

[I（n）=A2cosφ（n）， Q（n）=-A2sinφ（m）] （3）

由于信号的采样频率较高，也就是式（3）的[I（n）]，[Q（n）]速率较高，一般远大于窄带信号的带宽，这时可对其进行速率转换（抽取）以降低此时的输出速率。以上的推算中数字混频实现了频谱搬移，数字滤波和抽取实现了有用信号提取。通常的DDC滤波器设计[8]是采用积分梳状（CIC）滤波器或半带（HB）滤波器作预处理，后用FIR滤波器做进一步成形滤波处理。本设计中信号带宽较宽，所以不适合采用CIC滤波器，而采用半带（HB）滤波器级联FIR滤波器的结构。数字下变频框图

半带滤波器适用于抽取率为[2n]情况，计算效率高，实时性强，半带滤波器特性有：滤波器偶数序列号（不包括0）冲击响应为0；HB滤波器频率输出抽取1/2后过渡带有混叠，通带无混叠；HB滤波器要求通带和阻带纹波相等。

根据HB滤波器特点以及滤波器系数对称性设计的HB滤波器需要的乘法器的数目是普通FIR滤波器的[14]，设计结构采用常用的横向滤波器结构，适合FPGA高速实现，一般作为DDC的前级滤波器。HB滤波器实际上是一种特殊的FIR滤波器。DDC中有限冲击响应（FIR）滤波器主要目的是对整个通道信号进行整形滤波，作为基带低通滤波器，由于FIR滤波器位于半带（HB）滤波器之后，经过抽取数据率相对较低，因此阶数可以设计的比较高，可以获得较好的性能（通带纹波，阻带衰减以及过渡带带宽等）。一般常用的FIR滤波器是线性相位的，具有系数对称结构，总运算量可减少一半。DDC输出的高信噪比，高镜像抑制度I/Q复信号可以作为后续的频率测量和脉宽测量的输入信号。

在数字下变频模块中，本振信号的频率字（FTW）受控于频段码和波段码，根据不同的码值加载不同的频率字。数字本振（NCO）是利用CORDIC算法迭代实现的，数字混频是采样的数字信号与数字本振NCO相乘，实现了该频段的频谱搬移，之后是滤波处理，相乘后的信号经18级半带滤波器滤波并二分之一抽取，再经32阶FIR滤波器滤波并二分之一抽取，最终数据率降为原采样率的[14]，得到正交的I，Q信号。

模拟信号的瞬时频率[f（t）]与瞬时相位[φ（t）]的关系为：

[f（t）=dφ（t）dt]，则在数字域瞬时频率[fi]和瞬时相位[φi]的关系为：[fi=φi+1-φi2πTs]，[φi]为CORDIC算法计算获得的第i个样本点的相位值，[Ts]为采样间隔。频率测量模块就是利用上述数字下变频模块的I/Q信号，用直接求相位差的方法测频，即先求相位[φi]，[φi=tg-1Q（i）I（i）]，[Q（i）]，[I（i）]分别为正交双通道下变频值，再计算相邻点之间的相位差[Δφi]，依据相位差可测得到信号的频率值[fi]，若是用查找表法求相位，要用很大的ROM资源存储[Q（i）I（i）]映射到[φi]的值。本软件采用CORDIC算法多次迭代求相位[φi]。相位的精度取决于迭代的次数，迭代的次数越多，越无限逼近实际相位。但是受限于窄脉冲的测量，迭代次数又不能太长，太长则无法有效测得窄脉冲的相位和频率，本系统的最窄脉冲为0.5 μs，本模块中相位是根据CORDIC算法的矢量模式取23级流水迭代而得。该模块频率值用30位二进制数表示，精确到赫兹。实际测的频率值是中频的频偏值，最终的射频频率值在数据处理和传输模块中考虑不同情况分别计算。由于直接相位差法测频对噪声的影响比较敏感，因此最后需通过多点平均可获得高精度的频率。

将中频采样的中频信号送入信号求模模块，同样先将信号数字下变频（DDC），由于信号脉宽与采样的样本点有关，样本点越多，分辨率越高。为提高脉宽测量的精度，中频经数字下变频滤波后的数据只[12]抽取。直接经32阶FIR滤波器滤波并[12]抽取后数据率降为原来的[12]，将该信号送入信号求模模块，对正交的I/Q信号求模，也就是数字检波，以往的求模也是采用ROM查找表法，在不影响精度的前提下求模采用近似算法[9]，该算法只有乘加运算，适合在FPGA中运用，计算公式如下：

abs（L）=max（abs（I），abs（Q））

abs（S）=min（abs（I），abs（Q））

模值： [mod=maxabs（L）+18+132×abs（S），1-18-132×abs（L）+12+116-1128×abs（S）] （4）

近似求模运算法最大偏差不超过0.12 dB。

因为求模并不是目的，求模只是为了提取脉冲沿的信息，有了沿的信息就可得到脉冲到达时间及脉宽信息。根据求得的模值特征设定比较门限，当模值超过门限时即可判定是脉冲信号，当判定是上沿时开始计数，当判定是下沿到达时停止计数，计算上下沿的总长度即为脉宽，本摸块的脉宽测量精度可达20 ns左右。

RS 422异步接口模块主要是实现直接对计算机板的RS 422异步串口通信，用以接收计算机发送过来的GPS时间数据，RS 422串口波特率是14 400 b/s，发送数据8位，起始一位0，停止一位1，每个字节共10位，接收任务是该模块通过用将采样时钟经数字锁相环锁相输出的16倍串口波特率的时钟将RS 422串口数据可靠地接收下来，确保在数据中间取数，每个字节先发低位，依据该GPS时间数据结合秒脉冲在本模块内继续计时，以供数据传输时实时取数打包结合其他参数形成脉冲描述字。

数据处理及实时传输模块：本模块先对来自频率测量模块的频率值作自适应多点求均值处理，所谓自适应即是自动调整求均值样本点数，有8点平均，16点平均，32点平均等，因为CORDIC算法采用了23级流水迭代，在窄脉冲的情况下有效数据只有一两个，因此在满足窄脉冲测量精度的前提下，尽可能采用多点平均，这样可提高宽脉冲的测频精度。再结合各波段各频段的情况计算出此时模拟辐射源的射频频率值。最终上传的频率值是发射射频信号频率值，需重新计算射频频率值，计算公式为：射频频率值=各波段中心频率值+各频段中心频率值+频偏值，此时的频率值为30位，精确到赫兹，受高重频传输数据的限制，不可能传输长序列数据，在满足测量指标要求前提下对频率值作截位处理，用19位二进制数表示，此时频率值精确到1 kHz。

本软件有一个200 MHz计数器作为本机秒脉冲接续计数的时钟，秒脉冲的前沿触发复位并开始计数，循环计数，因此秒脉冲的计数精度为5 ns。脉冲到达时间TOA的计算是当判定的脉冲上沿到达时记下此时的计时的时间值。因此TOA的精度也为5 ns。

另外来自RS 422接口模块的GPS时间数据在此接续计时，形成时分秒时间值，该时间值也比外送的GPS时间值精度高得多，这都得益于FPGA采用了EP2SGX90系列器件，能够运行200 MHz时钟。最后GPS计时值与频率值，脉宽值和TOA值按传输协议形成脉冲描述字（PDW）通过RS 422同步串口以10 Mb/s数据率实时发送出去，传输是当最后一个测量参数计算出来后开始打包发送。参数测量数据为同步串行一帧一帧传输，每帧88 b，每个重频周期传送一次，数据格式为：字头5H（4 b）+GPS时分秒（17 b）+频率值（19 b）+脉宽（16 b）+TOA值（28 b）+字尾AH（4 b）。

5 结 语

本系统的参数测量模块实际上是软件无线电的应用，软件大框架不变，只要修改部分参数就可完成不同的任务。如只要改变NCO的频率字（FTW），并修改滤波器系数，就可完成不同中频及带宽的信号采样及下变频处理，因此使用硬件描述语言编程完成了大部分硬件功能或硬件不方便实现的功能，使硬件的设备量大大减少，系统成本也大幅降低，设计也更灵活。本软件已在某雷达产品中使用，验证，效果良好，具有一定的借鉴和示范作用，可适用于通信，雷达及电子对抗领域。

参考文献

[1] 伍小保，王冰，何勤.CORDIC算法数字瞬时测频的FPGA设计与实现[J].科技传播，2010（13）：199⁃200.

[2] MEYER⁃BAESE Uwe.数字信号处理的FPGA实现[M].北京：清华大学出版社，2003.

[3] [美] PALNITKAR Samir.Verilog HDL数字设计与综合[M].北京：电子工业出版社，2004.

[4] 吴继华，王诚.Altera FPGA/CPLD设计（高级篇）[M].北京：人民邮电出版社，2005.

[5] [美] TSUI James.宽带数字接收机[M].北京：电子工业出版社，2002.

[6] 杨小牛，楼才义，徐建良.软件无线电原理与应用[M].北京：电子工业出版社，2001.

[7] 姜宇柏，游思晴.软件无线电原理与工程应用[M].北京：机械工业出版社，2007.

[8] 王世一.数字信号处理（修订版）[M].北京：北京理工大学出版社，2004.

[9] 马晓岩，向家彬.雷达信号处理[M].长沙：湖南科学技术出版社，1999.

推荐访问:处理软件 实时 测量 信号 参数